D锁存器要求：
在控制（时钟）输入CLK有效期间内，输入数据D稳定不变
边沿触发器：在控制信号的有效边沿（前沿或后沿）时接收数据
Teacher
数字逻辑电路
Course features
Exercise(1)
练习(1)
Homework(2)
PPT(54)
Video(54)
New students
Latest updates
122031601011420
Finished （视频） 第15讲
122031601011420
is learning （视频） 第15讲
122031601011420
Finished （PPT）第15讲
122031601011420
is learning （PPT）第15讲
122030011010044
Finished （视频） 第19讲