默认计划
3955人加入学习
(10人评价)
《数字电子技术》MOOC
价格 免费
音频听课 手机端支持一键听课 (试一试)

     8.2     随机存储器

8.2.1   RAM的基本结构

RAM的一般组成:

   存储矩阵

地址译码器

读写控制器

1.存储矩阵

存储矩阵由大量基本存储单元组成,每个存储单元可以存储一位二进制数。这些存储单元按字(Word)和位(Bit)构成存储矩阵。

存储容量=字数乘以字长(每个字所包含的二进制数码的位数)

存储容量   =字数乘以字长(每个字所包含的二进制数码的位数)

64K*8表示具有64k字,字长8位,共512k的存储容量。

1K=1024(2十次方)。  1M=1024K(2二十次方)

2.地址译码器

为了读出或写入存储矩阵中指定字,需要选通该字所对应的存储单元。

地址译码:对RAM地址线上的二进制信号进行译码,选中与该v地址吗对应字的一个或几个基本存储单元,在读写控制器的控制下进行读写操作。

一个具有4根地址线,则可选择16个字。

一个具有n根地址线的RAM,则有2n个字。

存储矩阵中存储单元的编址方法:

1.单译码编址式,适用于小容量的存储器。

2.双译码编址式,适用于大容量的存储器。

每一行对应一个字,每一列对应32个字的同一位。

字线W选择一个字的所有位,n个地址输入有2n个字,2n根字线。

双译码编址方式中,地址译码器分成X和Y两个。

存储矩阵中的每个字能否被选中,由X地址线和Y地址线共同决定的。

A0-A3送入X地址译码器,产生16根X地址线。

A4-A7送入Y地址译码器,产生16根Y地址线。

采用双译码器编址方式,可以减少内部地址译码线的数目。

由于DRAM集成度高,芯片的容量大,需要较多的输入线,一般采用双▁译码编址方式,且行和列地址分时送入。

3.读写控制器

存储矩阵中的基本存储单元通过地址译码器被选中后,它的输出端Q和▔Q须与RAM内部数据线D和D▔直接相连。而这时该基本存储单元的信息能否被读出,或者外部的信息能否写到该基本存储单元中,还决定于读写控制器。

 

[展开全文]