第四节   内存扩展技术和地址译码

在微型计算机中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号选中存储单元，然后要发出相应的读/写的控制信号，最后才能在数据总线上进行信息交换。所以，存储器与CPU的连接主要有以下3个部分：地址线的链接    数据线的连接 控制线的链接。

地址总线--地址总线传输被访问的存储单元的地址信号

数据总线--数据总线传输被访问的存储单元的数据信号

控制总线--控制总线传输读/写信号和其他控制信号

为了保证连接后存储器正常工作，要考虑速度匹配.地址分配.负载能力等方面的问题。

（1）CPU总线的负载能力

            CPU一般输出线的直流负载能力为带一个TTL负载，约100pf电容负载。目前存储器都为MOS电路，直流负载很小，主要的负载是电容负载（5--10pf).所以在小型系统中，CPU是可以直接与存储器相连的；而在较大的系统中，就要考虑CPU能否带得负载。需要时就要加上缓冲/驱动器后带负载。

（2）CPU的时序和存储器的存取速度之间的配合问题

CPU在取指和存储器读/写操作时是有固定时序的。因此要由CPU的存储器读/写操作时序来确定对存储器存取速度的要求。在存储器已经确定的情况下，要考虑是否加T1周期，如要增加，那么T1周期应该如何实现。

（3）控制信号的连接

       CPU在与存储器交换信息时，系统控制信号（对8088：M/IO,RD,WR及READY(或WAIT))如何与存储器的控制信号相连实现控制。

（4）存储器的地址分配和选片问题

           内存通常分为RAM和RON两大部分，而RAM又分为系统区和用户区。其中的用户区又要分成数据区和程序区。所以内存的地址分配是一个重要的问题。另外，目前生产的存储器，单片的容量仍然是有限的，所以总是要由许多片才能组成一个存储器，这也就有一个如何产生选片信号的问题。

内存扩展实质是将存储器的引脚信号与系统总线相连。

内存的扩展就是由多片存储器芯片组成存储器，通常采用字位扩展法。