门级组合逻辑电路的分析与设计

3.2.2  设计方法

                    门级组合逻辑电路设计流程图

                        1. 逻辑命题

                         2. 列真值表

                         3. 写逻辑函数式

                          4. 化简和变换

                            5.  画逻辑电路图

                                    3.1  z组合逻辑电路

3.1 组合逻辑电路

数字电路可分为组合逻辑电路和时序逻辑电路两大部分。

1.什么是组合逻辑电路

在任何时刻，逻辑电路的输出状态只取决于电路各输入状态的组合，而与电路原来的状态无关。

2.组合逻辑电路的主要特点

a.电路中就不包含记忆性元器件。

b. 而且输出与输入之间没有反馈连续。

c.门电路是组合电路的基本单元。

d. 输出与电路原来状态无关。

4. 组合逻辑电路中的两类问题

a.组合逻辑电路的分析

根据已知的逻辑电路图的逻辑功能。

b.组合逻辑电路的设计

根据逻辑问题，得出满足要求的逻辑电路图或VHDL语言程序等设计结果。

 2. 5        TTTL和CMOS集成门接口问题及使用注意事项

         2.4   CMOS集成门电路

MOS逻辑门是用绝缘栅场效应管制作的逻辑门。

在半导体芯片上制作一个MOS管要比制作一个电阻容易，而且所占的芯片面积也小。所以，在MOS集成电路中，几乎所有的电阻 都用MOS管代替，这种MOS管叫负载管。

在MOS逻辑电路中，除负载管可能是耗尽型外，其他MOS管均为增强型。

MOS逻辑电路有 PMOS.NMOS. CMOS三种类型

PMOS逻辑电路由于工作速度低，而且采用负电源，不便和TTL电路连接，故其应用受到限制。

NMOS逻辑电路工作速度比PMOS电路高，集成度高，而且采用正电源，便于和TTL电路连接。其制造工艺适宜制作大规模数字集成电路，如存储器和微处理器等。但由于NMOS电路对电容性负载的驱动能力较弱，不适宜制作通用型逻辑集成电路。

CMOS逻辑电路是PMOS和NMOS管构成的互补电路。

CMOS电路的主要特点：

工作速度高，功耗小，并且可用正电源，便于和TTL电路连接。所以它既适宜制作大规模数字集成电路，如寄存器.存储器微处理器及计算机中的常用接口电路等，又适宜制作大规模通用型逻辑电路，如可编程逻辑器件等。

3. CMOS反相器的主要特点

a. 静态功耗低

反相器稳定工作时总是有一个管子处于截止状态，流过的电流为极小的漏电流，因而静态功耗低，有利于提高集成度。

b.抗干扰能力强

由于过渡区变化陡峭，低电平噪声容限和高电平噪声容限近似相等。约为0.45VDD

为了提高电路的抗干扰能力，可以适当提高VDD.

c. 电源电压工作范围宽，电源利用率高。

标准CMOS电路的电源电压范围很宽，可在3-18V范围工作。

CMOS反相器的输出电压摆幅大，UOH=VDD, UOL=0V

d.扇出能力强

CMOS门的扇出系数一般大于50

e.CMOS非门传输延迟较大

2.   三态逻辑门(TSL)

     三态逻辑门是为了适应微型计算机总线结构的需要而开发出来的一种器件。它的输出除了有逻辑0和逻辑1之外，还有第三种高阻状态。

三态逻辑门可以在普通门电路的基础上增加控制电路构成，该控制电路可以使TTL三态逻辑门的推拉式输出级上下二个三极管都截止，使得门得输出处于悬空或高阻状态。

E端为控制端，也叫选通端或使能端。

A端与B端为信号输入端

F端为输出端

2.功能分析

a. 当E=1(输入高电平）时

  P点为高电平

二极管D以及T1Z中与P相连的那个发射结截止

这时三态门和普通与非门一样，完成”与非“功能。这种状态是三态门的工作状态，也叫选通状态。

b. 当E=0（输入低电平）时

  P点为低电平

 T2和T3截止

D导通

UC2约等于1V,T4截止

晶体管T4和T5同时截止，输出端相当于悬空或开路。

由于输出端相当于悬空或开路。这时三态门相对负载而言呈高阻抗，故称为高阻态或悬浮状态，也叫禁止状态。

在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态。

禁止状态不是逻辑状态，三态门也不是三值逻辑门，叫它”三态门“只是为区别于其它门的一种”方便称呼“。

电路是在E=1时为工作状态，所以称为控制端高电平有效

”X"表示为0或1.

一种控制端低电平有效的三态与非门电路及逻辑符号。

3. 三态门分类

a. 三态与非门

三态缓冲门

三态非门（三态倒相门）

三态与门

两种控制模式

a. G为低电平时门工作，G为高电平时禁止，称为低电平使能。

b.G为高电平时门工作，G为低电平时禁止，称为高电平使能。

 B. 按其内部的有源器件分为

三态TTL门和三态MOS门

4. 三态门的用途

a.实现总线结构

在数字系统或计算机中，为减少连线数目，希望能在同一导线上分时传递若干门电路的输出信号。

电路正常工作时，必须使三态门在任何时刻只有一个门处于工作状态，而其余门都处于高阻状态。

对各个三态门采用分时控制的方法，使各三态门在任何时刻仅有一个控制端为有效，就能把各个门的输出信号轮流送到公共传输线-总线上而互不干扰，这种联接方式习惯上称为总线结构。

2.  实现数据双向传输

在数字系统或计算机中，为了节省总线数目，往往用一条总线既传输输出信息又传输输入信息。

工作原理

当E=0时，门1工作，门2截止，数据从A送到B

当E=1时，门1禁止，门2工作，数据从B送到A。

3. 三态缓冲器

缓冲器具有较强电流驱动能力的功率门，通常缓冲器的输出负载能力约为输入信号负载能力的10倍以上。

标准的缓冲器具有一个输入端及一个输出端。

按照输入电平与输出电平之间的关系，缓冲器可分为反向缓冲器与同相缓冲器。

反向缓冲器实质上是一个功率非门，而同相缓冲器则是功率与门。

三台缓冲器较之普通的缓冲器多一个控制端。

当控制端所加的电平使缓冲器工作时，与普通缓冲器的功能完全相同；

当控制端所加电平使缓冲器处于高阻状态时，则禁止缓冲器工作。

2.3.3  其它TTL 集成逻辑门

1.集电极开路门（OC门）

在实际应用与非门时 有些场合希望能够将多个门的输出端连到同一根线上，在数字系统中，这跟公共导线称为总线（BUS）

它是传输各门输出信息的公共通道。

1. TTL与非门输出端并联问题

当将两个TTL"与非“门 输出端直接并联时：

产生一个大电流

a. 抬高门2输出低电平；

b. 会因功耗过大损坏门器件。

为了便于集电极门输出端直接并联，专门生产了集电极开路（简称OC）型的TTL与非门。

为了使OC输出获得高电平，必须在OC门输出端与电源间外接一个电阻（称为上拉电阻）RC ,电路才能实现与非逻辑功能。

输出特性

反映输出电压UO随输出负载电流iL变化的关系

与非门输出有高低电平两种状态，

（1）输出高电平时

T3截止，T4和D导通，iL为拉电流。

a. 若空载时（iL=0）

    输出为高电平 uOH约等于VCC

  b. 当负载电流比较小时T4处于放大状态

UE4约等于UBE

由于IB4较小，UB4变化很小，UO与空载时相比，略下降

    c .  当IL足够大时

T4管进入饱和状态

输出电压

UO随着IL增加而线性下降

高电平输出特性

由高电平输出特性曲线，可以得到集成门所允许的最大输出电流IOHmax

(2) 输出低电平时

T3饱和

输出电流IL从负载流进T3,

形成灌电流。

a. 当灌电流增加时

  T3饱和程度减轻

UO随IL增加略有增加

输入特性

Ii=f(Ui)

a.  当Ui<Ut时（忽略T1集电结的分流）

输入电流Ii的绝对值将随输入电压U1的增加而减小。

I1流入信号源，对信号源形成灌电流负载。

b.当U1=UT时

   T1的发射结截止，输入电流Iij急剧减小，并改变方向。

iI流入TTL门，对信号源形成拉电流负载。

正向电流iI即是T1的漏电流。

c. 当U1>UT时

  T1将工作在“倒置”状态，其输入电流一般小于几十微安。

与输入特性有关的参数：

（1）输入短路电流Iis

     当U1=0时的输入电流称为输入短路电流。

典型值约为-1.5mA

可以近似认为输入

低电平电流IIL约等于Iis

Iis反映了TTL与非门对前级驱动门灌电流的大小。

（2）高电平输入电流Iih

当U1>UT时的输入电流称为高电平输入（也称为输入漏电流）。

IIH通常约为几十微安。

   TTL与非门的几个重要参数

（1）输出高电平Uoh

TTL与非门在空载时，输出高电平Uoh大于等于3.6V,带上一定负载后，其输出电平会有所下降。

 （2）输出低电平Uol  

  (3)   关门电平Uoff

  (4)  开门电平Uon

   (5) 阈值电压UT

  (6) 抗干扰度

当输入端至少有一端接低电平（0.3V)

时，输出为高电平（3.6V);

当输入端全部接高电平（3.6V)时，输出为低电平（0.3v)。

由此可见，该电路的输出和输入之间满足“与非”逻辑关系。

F=AB非

3. 多发射极三极管的功能

a.完成与的逻辑功能。

b.  便于制造

c.提高电路的开关速度。

2.3  TTL系列集成门电路

在TTL门电路中，输入和输出电路都采用了双极型晶体管，因此，称为TTL数字集成电路。

TTL是通用的一种逻辑种类，可用于设计速度极快的开关网络。但双极型晶体管的体积比MOS管要大的多，且TTL电路功耗较大，存在散热问题。因此，TTL一般不用于高集成度芯片的设计。但TTL价格低廉易于使用，在中小规模集成电路方面应用广泛。

TTL集成电路中最基本.应用最广泛的是TTL与非门

1. 输入级 

输入级由多发射极晶体管T1和基极电阻R1组成，它实现了输入变量A.B的与运算。

输入级相当于一个与门

2. 中间级

中间级是放大级

                2.2  集成电路及数字逻辑器件

2.2.1集成电路的概念

        集成电路(简称IC )  就是把电路中的半导体器件.电阻.电容及导线制作在一块半导体基片（芯片）上，芯片用陶瓷或塑料封装在一个壳体内，接线接到外部的引脚，构成一个完整的电路。

引脚数可以从小规模IC的几个到大规模IC的数百个。

集成电路按其处理的信号不同可分为模拟IC和数字IC;

数字系统是由各种数字IC器件构成。

1.  数字集成电路的分类

（1） 按一个封装内所包含的逻辑门的数目或元器件的个数不同，可将集成度可分为

a. 小规模集成电路，每片组件内包含门的个数少于10个。

逻辑门和触发器是目前常见的SSI.

中规模集成电路，每片封装内门的个数有10-100个元件。

译码器.数据选择器.加法器.计数器.移位寄存器等组件是常见的MSI.

c. 大规模集成电路，每片组件内含数千逻辑门。

存储器.微处理器可编程逻辑器件PLD等都是大规模集成器件。

d. 超大规模集成电路， 每片组件内含数以万计的逻辑门。

如16位.32位微处理器等。

PLD是近十几年来迅速发展的新型数字器件，目前应用十分广泛。

（2）按电路内部有源器件的不同可分为

a. 双极性晶体管集成电路

 主要有：

a. 电阻晶体管逻辑（RTL)

b.二极管晶体管逻辑(DTL)

c. 晶体管-晶体管逻辑 (TTL)

d. 射极耦合逻辑（ECL)

e. 集成注入逻辑（I2L)

RTL.DTL不再使用，ECL 日渐衰落。TTL长期用于数字系统，得到了广泛应用。

b. MOS 集成电路

主要有：NMOS. PMOS和CMOS等几种类型。

TTL和CMOS集成电路的特点：

a. TTL集成电路工作速度快.驱动能力强.但功耗大.集成度低；

b. MOS集成电路集成度高.功耗低.但工作速度慢，超大集成电路基本上都是MOS集成电路。

目前已生产了BICMOS器件，它由双极型晶体管电路和MOS集成电路构成，能够充分发挥两种电路的优势，确点是制造工艺复杂。

2.2.2 常用数字逻辑系列

1. TTL和CMOS系列简介

a. TTL

   国内外常用的TTL集成电路系列SN54/74系列（54是军用，74是民用）

（54系列工作范围宽-55至+125度，功耗小，速度快，价格高）

TTL主要系列：

标准系列（74xx系列）

高速型（74HXX系列.74FXX）

低功耗型（74LXX系列）

肖特基型（74SXX系列）

低功耗肖特基型（74LSXX系列）

改进肖特基型（74ASXX系列）

改进低功耗肖特基型（74ALSXX系列）

2.  CMOS

国际上通用的CMOS数字电路主要有;

美国RCA公司开发的CD4000系列

美国摩托罗拉公司开发的MC14500系列（即4500）

我国上海元件五厂开发了CC4000B系列，CC4000B系列与国际上同序号产品可互换使用。

74HC系列，为CMOS电平。

74HCT系列为TTL电平，可以与同序号TTL74系列互换使用。

2. 集成电路的主要参数

a. 逻辑电平

 理想的逻辑1定义为器件的电源电压值，逻辑0为0V.

在实际应用中，由于噪声的影响不能如此精确的定义逻辑0和逻辑1，而是定义两个电压范围来表示逻辑0和逻辑1.

注意：

不同逻辑系列这个范围有所不同，同一器件输入和输出数字信号的逻辑0和逻辑1的电压范围不同。

b. 扇出系数

    是指在保证电路正常工作的条件下，输出最多能驱动的同类门的数量。

扇出系数是衡量逻辑门输出端带负载能力的一个重要参数。

c. 功耗

   是指逻辑门所消耗的电源功率。

d. 传输延迟 

    是指加在输入端的信号值发生变化时，信号从门的输入端传播到输出端的平均传输延迟。

e.  噪声容限

     是指允许加在一个输入信号上的最大外部噪声电压。

 3.    继承逻辑门的封装特点

       集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。

常用的集成门电路，大多采用双列直插式封装（DIP）

一个NMOS和一个PMOS组成一个互补对。

数字电路中，逻辑0理想的逻辑电平为0V,逻辑为1理想的逻辑电平为VDD.

由具有互补特性的PMOS和NMOS组成的反相器，具有互补的开关特性。

由于NMOS传输强逻辑0，PMOS传输强逻辑1；

因而输出和地之间接NMOS,输出与电源之间接PMOS.

a.  当ui为低电平时

T1管截止，T2管导通。

由于MOSFET在截止时，其漏源极间的等效电阻10的9次幂R以上，而导通时，其等效电阻仅几千欧。

输出电压为高电平UOH约等于VDD

输出为逻辑1

b. 当U1为高电平时

T1管导通，T2管截止。

输出电压为低电平

UOL约等于0V

输出为逻辑0

2.1.2 场效应管的开关特性

MOS管的输入电阻很大，电路功耗很小，且MOS管的面积比单极型晶体管要小，可以使复杂的数字系统占用很小的硅片面积，大规模地提高集成电路的集成度。因此，MOS管广泛应用于数字电路之中。

数字电路中普遍采用增强型的MOSFET.

1. MOS场效应管（MOSFET)的开关特性

增强型N MOSFET的工作原理

（当漏源电压uds较高时）

a. 栅源电压ugs小于开启电压ut时，id=0,MOSFET处于截止状态，管子相当于开关断开。

b.当ugs大于ut,MOSFET工作在变阻状态，电压uds较小，管子相当于开关接通。

NMOSFET的开关模型

MOS场效应管的开关速度往往比双极型管低，但随着工艺的改进，集成CMOS电路的速度已和TLL电路不差上下。

在NMOS增强型管的栅极加上一个等于电源值VDD的电路最高电压，使管子可以很好导通。

如果输入UI电压允许在0V到VDD之间变化，输出电压UO的范围被限制在0V和VDD-Utn之间，输出电压达不到电源值。

结论：NMOS传输一个强逻辑0，传输弱逻辑1.

          PMOS传输一个强逻辑1， 传输弱逻辑0.

2.互补定律及CMOS反相器

PMOS和NMOS在电气和逻辑特性上互补，即它们的开关特性及电压传输特性相反。因此，利用他们可以很方便的组成逻辑电路，称为CMOS电路。

       第二章      集成逻辑门电路

           2.1 半导体器件的开关特性

数字电路中常用双极型晶体管和场效应管（MOS)做开关，当输入信号加载到一个输入端时，使两端变成开路或短路，电路中就产生了两个电压级别，分别表示二进制的0和1.晶体管开关构成了二进制系统的硬件基础。 

2.1.1 双极型晶体管的开关特性

如果三极管只工作在截止状态，管子截止，相当于开关断开。

如果三极管只工作在饱和状态，相当于开关接通。

三极管这种在外在电压作用下，截止和饱和后的稳态模型，它反应了三极管的静态开关特性。

在动态的情况下，晶体管在截止与饱和两种状态间转换时。由于晶体管内部电荷的建立和消散都需要时间，所以集电极电流的变化滞后于基极电压的变化，也就是说，ic和u0的变化不能瞬时完成，而是需要时间的。

1.开关特性

 a.开关时间

开关时间-三极管的接通时间ton.关断时间toff.统称为开关时间。

开关时间越短，开关速度也就越高。

b.影响开关时间的因素

管子的结构工艺，外加输入电压的极性及大小，

c. 提高开关速度的途径

制造开关时间较小的管子，设计合理的外电路。

通常toff大于ton.  ts大于tf 因此控制三极管的饱和深度，减小ts是缩短开关时间提高开关速度的一个主要途径。

给三极管的集电结并联一个肖特基二极管（高速.低压降），可以限制三极管的饱和深度，从而使开断时间大大缩短。

将三极管和肖特基二极管制作在一起，构成肖特基晶体管，可以提高电路的开关速度。

2.三极管反相器

工作原理

a. 当ui高电平时

晶体管饱和导通

  输出uo约等于0

b.当ui低电平时

晶体管截止

输出uo约等于vcc

非门电平表

ui                BJT工作状态        uo

低                  截止                    高            

高                   饱和                    低

反相器的输出与输入关系可表示为

L=A非

1.5.3卡诺图化简法

        卡诺图化简逻辑函数，是1952年由维奇首先提出来的，1953年由美国工程师进行系统全面阐述，故称为卡诺图。

1. 卡诺图化简逻辑函数的基本原理

即凡两逻辑相邻的最小项，可以合并一项，保留相同的变量，消去互异的变量

2.卡诺图化简函数规则

 四变量K图     a. 十六个相邻格圈在一起，结果Mi=1            

                      b.两个相邻格圈在一起

                       c. 四个相邻格圈在一起

                       d. 八个相邻格圈在一起，结果消去三个变量。

 几何相邻的2i(i=1.2.3...n)个小格可合并在一起构成一个“卡诺图”，消去i个变量，而用含（n-i)个变量的积项标注该圈。

3. 卡诺图化简函数的步骤

  （1）将逻辑函数化为最小项之和的；

   （2）画出表示该逻辑函数的卡诺图；

    （3） 按照合并规律合并最小项，画卡诺圈圈主全部“1”方格；

要求卡诺圈的数量少.范围尽可能大，圈可重复包围，但每被别的卡诺圈内至少有一个“1”未被别的卡诺圈圈过，孤立（无相邻项）的最小项单独包围。按取同去异原则，每个圈写出一个乘积项。

（4）最后将全部乘积项求和，即得最简与或表达式。

              1 .5   逻辑函 数化简

逻辑函数化简的方法：

   （1）代数法

    （2） 卡诺图法

1.5.2 代数化简法

    1.并项法

    2.吸收法

   3. 应用多余项定理

    4. 配项法

    5. 添项法

     6. 综合法

代数化简法的特点：

 （1）不受任何条件限制；

  （2）没有固定的步骤可循，在化简较为复杂的逻辑函数时不仅需要熟练运用各种公式和定理，而且还需要一定的运算技巧和经验；

  （3）化简结果是否为最简没有判断依据；

  （4） 方法一般适用于表达式比较简单的情况。

为了更方便地进行逻辑函数的化简，人们提出了许多比较系统的.有简单规则可循的化简法。卡诺图化简法是其中最常用的一种方法。这种方法不需要特殊技巧，只要按简单的规则进行化简，就能得到简单的结果。

                  1.5      逻辑函数化简

1.5.1 逻辑函数化简的意义

       对于任何逻辑函数，只要写出逻辑函数式，就可用相应的门电路来实现。但是同样的逻辑功能，逻辑式不同则需要的硬件不同。在设计实际电路时，除考虑逻辑要求外，往往还需考虑成本低，门的种类少，工作速度高，工作可靠性及便于故障检测。当然，同时达到这些要求比较困难，一般最主要考虑电路成本和可靠性。

直接按逻辑要求归纳出的逻辑函数式及对应的电路，通常不是最简单形式。因此，需要对逻辑函数式进行化简，以求用最少的逻辑器件来实现所需的逻辑要求。

同一个逻辑问题，可以有多种不同的逻辑表达式。

1. 逻辑函数常用的表达形式

a.与或表达式

b. 与非-与非表达式

c. 与或非表达式

d. 或与非表达式

e. 或非-或非表达式

每一种函数对应一种逻辑电路，同样逻辑的功能，逻辑式不同则需要的硬件不同。

究竟采用哪一种器件更好，要视具体条件而定。

2.  逻辑函数不同表达式之间的转换

3.   化简逻辑函数通常所遵循的原则

   (1) 逻辑电路所用的门最少

 （2）各个门的输入段要少  降低成本

（3）逻辑电路所用的级数要少

（4） 逻辑电路能可靠地工作。

       提高电路的工作速度和可靠性

  4.  与或式逻辑函数的化简

   （1） 化简与或式逻辑函数的原因

           a.通常根据逻辑要求列出真值表，进而得到的逻辑函数往往是与-或表达式。

            b.  逻辑代数基本定理和常用公式也多以与-或表达式给出，化简与-或表达式也比较方便。

            c. 任何形式的表达式都不难展开为与-或表达式。

         （2）最简与-或表达式

             a. 表达式与项个数最少

              b. 每个与项中的变量个数最少   

逻辑函数各种表示方法之间的转换

同一个逻辑函数可用不同的方法来描述，因此，各种表示方法之间可以互相转换。

1. 由真值表求出函数式和逻辑图

（1）由真值表求出函数式

a. 把真值表中每一组使函数值为1的输入变量取值都对应一个与项。

b. 在这些与项中，若对应的变量取值为1，则写成原变量；若对应的变量取值为0，则写成反变量。

c. 将这些与项或起来，就得到了逻辑函数式。

2. 由逻辑函数式求真值表

   把输入变量取值的所有可能组合分别代入逻辑函数式中进行计算，求出相应的函数值，然后把输入变量取值与函数值按对应关系列成表，这就是所求的真值表。

3 由逻辑图求逻辑函数式和真值表

    从输入到输出（或从输出到输入），依次把逻辑图中的每个逻辑符号用相应的运算符号代替，即可求得逻辑函数式。

l